课程概况
集成电路是现代电子系统里必不可少的组成部分之一。数字集成电路的设计过程包括前端设计和后端设计。在前端设计阶段，在完成数字系统架构和算法设计的基础上，主要进行寄存器传输转换级(Register Transfer Level, RTL)代码设计，逻辑综合生成门级网表；后端设计包含版图布局规划、标准砖单元放置和布线、版图生成与检查等。
本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用。
课程大纲
1、集成电路的发展
a)集成电路的应用及市场
b)集成电路的制造过程
c)从CPU的发展看IC的进展
d)从行业的发展看IC的进展
e)从ISSCC看IC的发展方向
2、数字集成电路设计方法
a)数字系统的实现方法 （ASSP/FPGA/ASIC的对比）
b)组合逻辑电路
c)时序逻辑电路(1)
d)时序逻辑电路(2)
3、Verilog语法
a)Verilog的历史和学习要点
b)端口、信号及数据类型
c)逻辑电平及数据操作
d)Assign 语句
e)Assign 举例
f)Always
g)阻塞与非阻塞赋值
h)D触发器的描述
i）时序电路的设计
j) 面向测试的Verilog语法（1）
k) 面向测试的Verilog语法（2）
4、电路设计实例
a)电路设计实例1
b)电路设计实例2
c)电路设计实例3
5、Modelsim仿真工具
Modelsim仿真
6、Quartus工具
a)综合及相关基本概念
b)综合及优化
c)门级仿真
d)Quartus综合及分析（1）
e)Quartus综合及分析（2）
f）Quartus综合及分析（3）
g）Quartus综合及分析（4）
参考资料
参考书目： VHDL与硬件实现速成，任勇峰等，国防工业出版社； 复杂数字电路与系统的Verilog HDL设计技术 ，夏宇闻，北京航空航天大学出版社（Verilog数字系统设计教程, 夏宇闻）； 专用集成电路设计实用教程，虞希清，浙江大学出版社； 集成电路设计制造中EDA工具实用教程，韩雁等，浙江大学出版社
